# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11-039171 (43)Date of publication of application: 12.02.1999

(51)Int.Cl. 606F 9/46 606F 9/46

(21)Application number : 09-194346 (71)Applicant : IMAI MASAHARU

YAZAKI CORP

(22)Date of filing: 18.07.1997 (72)Inventor: IMAI MASAHARU SHIOMI AKICHIKA


NAKANO TAKUMI ITABASHI MITSUYOSHI KIROKU MASASHI

(54) MULTITASK PROCESSOR, MULTITASK PROCESSING CONTROL METHOD AND CONTROL PROGRAM STORING MEDIUM

#### (57)Abstract:

PROBLEM TO BE SOLVED: To prevent deterioration of the performance of an entire microprocessor even when the number of tasks to process is larger than the number of the register groups of microprocessors.

SŌLUTIŌN: A saving/returning control circuit 12 in a multitask processor 30 saves a context 10 doded in one of the register groups 24-1 to 24-M in a memory for a context 14 through an internal bus for saving/returning 11 provided separately from an internal bus 17, and returns the context loaded in the context memory 14 back to the register group. Thus, normal task processing can be executed in parallel with the saving/returning of the context to reduce overhead to improve the entire performance. In addition, as circuit configuration can be simplified compared with the case of connecting the memory 14 to an external bus 13, a register switching time can be reduced, and connection of the memory 14 to external devices is not required, thus malfunction due to a connection mistake, etc., is prevented, resulting in improved reliability.



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

### (11)特許出願公開番号

# 特開平11-39171

(43)公開日 平成11年(1999)2月12日

(51) Int.Cl.*	識別記号	FΙ	
G06F 9/46		G06F 9/46	313D
	340		3 4 0 B

#### 審査請求 未請求 請求項の数7 OL (全 13 頁)


(21)出願番号	特膜平9-194346	(71)出顧人 592048855
		今井 正治
(22)出顧日	平成9年(1997)7月18日	兵庫県宝塚市雲雀丘山手2丁目15番30号
		404
		(71) 出版人 000006895
		矢崎総業株式会社
		東京都港区三田1丁目4番28号
		(72)発明者 今井 正治
		兵庫県宝塚市賃後丘山手2丁目15番30号
		404
		(74)代理人 弁理士 瀧野 秀雄 (外1名)
		最終頁に続く

## (54) 【発明の名称】 マルチタスク処理装置、マルチタスク処理制御方法及び制御プログラム記憶媒体

#### (57)【要約】

【課題】 処理すべきタスク数がマイクロプロセッサの レジスタ群数より多い場合にも、マイクロプロセッサ金 体のパフォーマンスを低下させない。

【解決手段】 マルチタスク処理装置30の退避/復帰 制御回路12は、内部バス17とは別個に設けられた退 避/復帰用内部バス11を介して、いずれかのレジスタ 群24-1~24-Mに格納されているコンテキストをコン テキスト用メモリ14に退避するとともに、コンテキス ト用メモリ14に格納されている処理すべきコンテキス トを当該レジスタ群に復帰させるので、通常のタスク処 理をコンテキストの退避/復帰と並行して行なうことが でき、オーバーヘッドを削減して、全体のパフォーマン スを向上できる。さらにコンテキスト用メモリ14を外 部パス13に接続する場合と比較して回路構成を簡略化 でき、レジスタ切替時間の短縮化が図れ、コンテキスト 用メモリ14を外部に接続する必要もないので接続ミス 等による誤動作が発生せず信頼性を向上できる。



【特許請求の範囲】

【請求項1】 各々がコンテキストを格納するM個

(M; 2以上の整数) のレジスタ群と、タスク処理を行 なうべく前記M個のレジスタ群に接続された内部バス と、前記内部バスに接続され前記内部バスと外部の外部 バスとの間のインターフェース動作を行うバス制御回路 と、を有し、選択したいずれか一のレジスタ群に格納さ れている前記コンテキストに基づいて複数の前記タスク 処理を順次行なうとともに、前記外部バスを介して外部 とデータのやりとりを行うマルチタスク処理装置におい 10

前記コンテキストを格納するコンテキスト用記憶手段

前記内部バスとは別個に設けられ、かつ、前記M個のレ ジスタ群と前記コンテキスト用記憶手段との間に設けら れて前記コンテキストの退避/復帰を行なうための退避 /復帰用内部バスと、

前記退避/復帰用内部バスを介して、前記コンテキスト を前記コンテキスト用記憶手段に退避し、あるいは、前 記コンテキスト用記憶手段から前記コンテキストを前記 20 レジスタ群に復帰させるための制御を行なう退避/復帰 制御手段と、

を備えたことを特徴とするマルチタスク処理装置。

【請求項2】 請求項1記載のマルチタスク処理装置に おいて.

前記退避/復帰制御手段は、現在実行中のタスク処理と 並行して前記現在実行中のタスク処理を除く各タスク処 理の優先順位及び処理状態に基づいて次に退避可能なタ スク処理及び復帰すべきタスク処理の判別処理を行なう ことを特徴とするマルチタスク処理装置。

【請求項3】 請求項1又は請求項2記載のマルチタス ク処理装置において、

並行して処理すべき全タスク数をL(L:2以上の整 数) とし、

 $L \leq M$ 

の場合には、全タスク処理に対応するコンテキストを前 記M個のレジスタ群のうちのL個のレジスタ群に格納す ることを特徴とするマルチタスク処理装置。

【請求項4】 各々がコンテキストを格納するM個

(M; 2以上の整数) のレジスタ群と、タスク処理を行 40 なうべく前記M個のレジスタ群に接続された内部バス と、前記内部バスに接続され前記内部バスと外部の外部 バスとの間のインターフェース動作を行うバス制御回路 と、前記内部バスとは別個に設けられ、かつ、前記M個 のレジスタ群と前記コンテキスト用記憶手段との間に設 けられて前記コンテキストの退避/復帰を行なうための 退避/復帰用内部バスと、を有し、選択したいずれか一 のレジスタ群に格納されている前記コンテキストに基づ いて複数の前記タスク処理を順次行なうとともに、前記 外部バスを介して外部とデータのやりとりを行うマルチ 50 並行して処理すべき全タスク数を L (L:2以上の整

タスク処理装置のマルチタスク処理制御方法であって、 現在実行中のタスク処理と並行して前記現在実行中のタ スク処理を除く各タスク処理の優先順位及び処理状態に 基づいて次に退避可能なタスク処理及び復帰すべきタス ク処理を判別する判別工程と、

前記判別に基づいて、前記退避/復帰用内部バスを介し て、前記退避可能なタスク処理に対応するコンテキスト を前記コンテキスト用記憶手段に退避し、あるいは、前 記コンテキスト用記憶手段から前記コンテキストを前記 レジスタ群に復帰させるための制御を行なう退避/復帰 制御工程と、

を備えたことを特徴とするマルチタスク処理制御方法。 【請求項5】 請求項4記載のマルチタスク処理制御方 法において、

並行して処理すべき全タスク数を L. (L.:2以上の整 数) とし、

L≤M

30

の場合には、前記M個のレジスタ群のうちのL個のレジ スタ群に全タスク処理に対応するコンテキストを格納す る格納工程を備えたことを特徴とするマルチタスク処理 制御方法。

【請求項6】 各々がコンテキストを格納するM個 (M: 2以上の整数) のレジスタ群と、タスク処理を行

なうべく前記M個のレジスタ群に接続された内部バス と、前記内部バスに接続され前記内部バスと外部の外部 バスとの間のインターフェース動作を行うバス制御回路 と、前記内部バスとは別個に設けられ、かつ、前記M個 のレジスタ群と前記コンテキスト用記憶手段との間に設 けられて前記コンテキストの退避/復帰を行なうための 退避/復帰用内部バスと、を有し、選択したいずれかー のレジスタ群に格納されている前記コンテキストに基づ いて複数の前記タスク処理を順次行なうとともに、前記 外部バスを介して外部とデータのやりとりを行うマルチ

現在実行中のタスク処理と並行して前記現在実行中のタ スク処理を除く各タスク処理の優先順位及び処理状態に 基づいて次に退避可能なタスク処理及び復帰すべきタス ク処理を判別させ、

タスク処理装置にマルチタスク処理を行わせるための制

御プログラムを記憶した制御プログラム記憶媒体であっ

前記判別に基づいて、前記退避/復帰用内部バスを介し て、前記退避可能なタスク処理に対応するコンテキスト を前記コンテキスト用記憶手段に決避し、 あるいは、前 記コンテキスト用記憶手段から前記コンテキストを前記 レジスタ群に復帰させるための制御を行なう。

制御プログラムを記憶したことを特徴とする制御プログ ラム記憶媒体。

【請求項7】 請求項6記載の制御プログラム記憶媒体 において、

(3)

3

数) とし、

 $I. \leq M$ 

の場合には、前記M個のレジスタ群のうちのL個のレジ スタ群に全タスク処理に対応するコンテキストを格納す

制御プログラムを記憶したことを特徴とする制御プログ ラム記憶媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マルチタスク処理 10 装置、マルチタスク処理制御方法及び制御プログラム記 憶媒体に係り、特にマルチタスキングにおいて、コンテ キストスイッチング (Context switching ) を行なうマ ルチタスク処理装置、マルチタスク処理制御方法及びマ ルチタスク制御用プログラムを記憶した制御プログラム 記憶媒体に関する。

[0002]

【従来の技術】近年のマイクロプロセッサにおいては、 複数のタスクを並行して処理するマルチタスキングが行 なわれている。従来のマイクロプロセッサは、レジスタ 20 ファイル (レジスタ群) を1組しか持っていなかったた め、タスク切換の際には、レジスタファイルの内容であ るコンテキストを外部メモリであるコンテキスト用メモ リ(例えば、メインメモリ上に設ける。)に退避し、次 にレジスタファイルの内容を逃避したタスクの処理を行 なう場合には、コンテキスト用メモリから対応するコン テキストをレジスタに復帰させていた。

【0003】しかし、上記従来のマイクロプロセッサに おいては、タスク切換が起こる度にコンテキスト用メモ リに対するアクセスが必要となる。コンテキスト用メモ 30 リ空間の切換え、例えば、メインメモリ空間の切換えは かなりの時間を要するため、マイクロプロセッサ全体と してのパフォーマンスが低下してしまうという問題点が あった。

[0004]

【発明が解決しようとする課題】上記問題点を解決すべ く、複数のレジスタファイルを設け、コンテキスト用メ モリ空間の切換頻度を低減することによりパフォーマン スの向上を図る方法が提案されている。

【0005】図11に複数のレジスタファイルを有する 40 マイクロプロセッサの概要構成プロック図を示す。マイ クロプロセッサ100は、それぞれ一のタスクのコンテ キストを格納する複数のレジスタファイル101-1~1 01-nと、複数のレジスタファイル101-1~101-n にいずれのタスクに対応するコンテキストが格納されて いるかを判別し、タスクの処理に用いるレジスタファイ ルを選択するための制御信号を出力するレジスタファイ ル選択回路105と、レジスタファイル101-1~10 1-nと演算回路110及び制御回路111とを接続する

6と、内部バス106及び外部バス109を制御するた めのバス制御回路107と、を備えて構成されている。 【0006】さらに、マイクロプロセッサ100には、 レジスタファイル101-1~101-nに格納しきれない コンテキストを退避するとともに、各種データを記憶す るデータ/コンテキスト用メモリ108が外部バス10 9を介して接続されている。次に動作を説明する。

 処理すべきタスク数Nがレジスタファイル数n以 下の場合 (N≤n)

この場合には、各タスクのコンテキストはいずれかのレ ジスタファイルに格納されていることとなる。

【0007】従って、タスク切換えが発生した場合に は、レジスタファイル選択回路105は、切換え先のタ スクに対応するレジスタファイルを複数のレジスタファ イル101-1~101-nのうちから判別し、対応するレ プにするための制御信号を出力する。

【0008】これによりそれ以降は、当該アクティブに されたレジスタファイル101-Xのみがアクセス可能と なり、このレジスタファイル101-Xに格納されている コンテキストに基づいて演算回路110及び制御回路1 11は動作を行なうこととなる。

【0009】従って、処理すべきタスク数Nがレジスタ ファイル数n以下の場合には、レジスタファイル101 -1~101-nに格納しきれないコンテキストが発生する ことがなく、各種データを記憶するデータ/コンテキス ト用メモリ108に対して外部パス109を介してアク セスする必要がないので、高速にタスク切換えを行なう ことができ、マイクロプロセッサ100全体のバフォー マンスを向上させることができるのである。

 処理すべきタスク数Nがレジスタファイル数nよ り多い場合 (N>n)

この場合には、N個のタスクのコンテキストのうち、n 個のタスクに対応するコンテキストはいずれかのレジス タファイルに格納されているとともに、(N-n)個の コンテキストはデータ/コンテキスト用メモリ108に 格納されていることとなる。

【0010】従って、タスク切換えが発生した場合に は、レジスタファイル選択回路105は、切換え先のタ スクに対応するコンテキストがレジスタファイル101 -1~101-nのいずれかに存在するか否かを判別し、い ずれかのレジスタファイル101-1~101-nに当該切 換え先のタスクに対応するコンテキストが存在する場合 には、対応するレジスタファイル101-X(X=1~ n) のみをアクティブにするための制御信号を出力す る。

【0011】これによりそれ以降は、当該アクティブに されたレジスタファイル101-Xのみがアクセス可能と なり、このレジスタファイル101-Xに格納されている 内部バス(内部アドレスバス及び内部データバス) 10 50 コンテキストに基づいて演算回路 110 及び制御回路 1

11は動作を行なうこととなる。

【0012】一方、いずれのレジスタファイル101-1 ~101-nにも当該切換え先のタスクに対応するコンテ キストが存在しない場合には、レジスタファイル選択同 路105は、タスクの優先度等に基づいてデータ/コン テキスト用メモリ108に退避すべきコンテキストが格 納されているレジスタファイル101-Y(Y=1~n) を判別するとともに、バス制御回路107を制御するこ とにより、当該レジスタファイル101-Yに格納されて いるコンテキストを内部バス106及び外部バス109 10 バスと、前記退避/復帰用内部バスを介して、前記コン を介してデータ/コンテキスト用メモリ108に退避す ్.

5

【0013】退避が終了すると、レジスタファイル選択 回路105は、再びバス制御回路107を制御すること により復帰させるべきコンテキストを外部バス109及 び内部バス106を介してレジスタファイル101-Yに 格納する。そして、レジスタファイル選択回路105 は、コンテキストの復帰が完了すると、レジスタファイ ル101-Yのみをアクティブにするための制御信号を出 力する。

【0014】これによりそれ以降は、当該アクティブに されたレジスタファイル101-Yのみがアクセス可能と なり、このレジスタファイル101-Yに格納されている コンテキストに基づいて消算回路110及び制御回路1 11は動作を行なうこととなる。

【0015】以上の説明のように、処理すべきタスク数 Nがレジスタファイル数nより多い場合には、全てのコ ンテキストをレジスタファイルに格納することができ ず、コンテキストの退避/復帰のための時間が必要とな って、マイクロプロセッサ全体のパフォーマンスが低下 30 してしまうという問題点があった。

【0016】また、コンテキスト用のメモリは外部バス に接続されているため、インターフェース動作などに起 因してレジスタファイルの切替が高速では行えないとい う不具合があった。さらにコンテキスト用のメモリを外 部に接続するため、誤接続の可能性があり、信頼性が低 下してしまうという可能性があった。

【0017】そこで、本発明の目的は、処理すべきタス ク数がマイクロプロセッサのレジスタファイル(レジス タ群)数よりも多い場合にもレジスタ切替を高速に行え 40 マイクロプロセッサ全体のパフォーマンスを低下させる ことがなく、信頼性を向上することが可能なマルチタス ク処理装置、マルチタスク処理制御方法及び制御プログ ラム記憶媒体を提供することにある。

#### [0018]

【課題を解決するための手段】請求項1記載の発明は、 各々がコンテキストを格納するM個 (M:2以上の整 数)のレジスタ群と、タスク処理を行なうべく前記M個 のレジスタ群に接続された内部バスと、前記内部バスに

ーフェース動作を行うバス制御回路と、を有し、選択し たいずれか一のレジスタ群に格納されている前記コンテ キストに基づいて複数の前記タスク処理を順次行なうと ともに、前記外部バスを介して外部とデータのやりとり を行うマルチタスク処理装置において、前記コンテキス トを格納するコンテキスト用記憶手段と、前記内部バス とは別個に設けられ、かつ、前記M個のレジスタ群と前 記コンテキスト用記憶手段との間に設けられて前記コン テキストの退避/復帰を行かうための退避/復帰用内部 テキストを前記コンテキスト用記憶手段に退避し、ある いは、前記コンテキスト用記憶手段から前記コンテキス トを前記レジスタ群に復帰させるための制御を行なう退 避/復帰制御手段と、を備えて構成する。

【0019】請求項1記載の発明によれば、マルチタス ク処理装置は、コンテキストの退避/復帰処理を行なう 必要がない場合には、M個のレジスタ群のうち、処理す べきタスクに対応するレジスタ群に格納されているデー タを内部バスを介してやり取りしてタスクの処理を行な 20 う。

【0020】そして処理に用いるレジスタ群を切換える ことにより、複数のタスク処理を順次行なうマルチタス ク処理を行なう。一方、コンテキストの退避/復帰処理 を行なう必要がある場合、すなわち、M個のレジスタ群 に処理すべきタスクに対応するコンテキストが格納され ていない場合には、退避/復帰制御手段は、内部バスと は別個に設けられた退避/復帰用内部バスを介して、い ずれかのレジスタ群に格納されているコンテキストをコ ンテキスト用記憶手段に退避するとともに、コンテキス ト用記憶手段に格納されている処理すべきコンテキスト を当該レジスタ群に復帰させる。

【0021】従って、通常のタスク処理を内部バスを介 して行うことにより、コンテキストの迅避ノ復帰と並行 して行なうことができる。請求項2記載の発明は、請求 項1記載の発明において、前記退避/復帰制御手段は、 現在実行中のタスク処理と並行して前記現在実行中のタ スク処理を除く各タスク処理の優先順位及び処理状態に 基づいて次に退避可能なタスク処理及び復帰すべきタス ク処理の判別処理を行なうように構成する。

【0022】請求項2記載の発明によれば、請求項1記 載の発明の作用に加えて、退避/復帰制御手段は、現在 実行中のタスク処理と並行して現在実行中のタスク処理 を除く各タスク処理の優先順位及び処理状態に基づいて 次に退避可能なタスク処理及び復帰すべきタスク処理の 判別処理を行なう。

【0023】請求項3記載の発明は、請求項1又は請求 項2記載の発明において、並行して処理すべき全タスク 数をL(L;2以上の整数)とし、 L≦M

接続され前記内部バスと外部の外部バスとの間のインタ 50 の場合には、全タスク処理に対応するコンテキストを前

記M個のレジスタ群のうちのL個のレジスタ群に格納す ス

【0024】請求項3記載の発明によれば、請求項1又 は請求項2記載の発明の作用に加えて、並行して処理す べき全タスク数をL(L;2以上の整数)とし、 L≤M

の場合には、全タスク処理に対応するコンテキストをM 個のレジスタ群のうちのL個のレジスタ群に格納するの で、タスク切換に伴うコンテキストの退避/復帰処理が 生じることがなく高速に処理を行なうことができる。 【0025】請求項4記載の発明は、各々がコンテキス トを格納するM個(M:2以上の整数)のレジスタ群 と、タスク処理を行なうべく前記M個のレジスタ群に接 続された内部バスと、前記内部バスに接続され前記内部 バスと外部の外部バスとの間のインターフェース動作を 行うバス制御回路と、前記内部バスとは別個に設けら れ、かつ、前記M個のレジスタ群と前記コンテキスト用 記憶手段との間に設けられて前記コンテキストの退避ノ 復帰を行なうための退避/復帰用内部バスと、を有し、 選択したいずれか一のレジスタ群に格納されている前記 20 コンテキストに基づいて複数の前記タスク処理を順次行 なうとともに、前記外部バスを介して外部とデータのや りとりを行うマルチタスク処理装置のマルチタスク処理 制御方法であって、現在実行中のタスク処理と並行して 前記現在実行中のタスク処理を除く各タスク処理の優先 順位及び処理状態に基づいて次に退避可能なタスク処理 及び復帰すべきタスク処理を判別する判別工程と、前記 判別に基づいて、前記退避/復帰用内部バスを介して、 前記退避可能なタスク処理に対応するコンテキストを前 記コンテキスト用記憶手段に退避し、あるいは、前記コ 30 ンテキスト用記憶手段から前記コンテキストを前記レジ スタ群に復帰させるための制御を行なう退避/復帰制御 工程と、を備えて構成する。

【0026] 請求項4記載の発明によれば、判別工程は、現在実行中のタスク処理と並行して現在実行中のタスク処理の企先順位及び処理状態に基づいて決に追避可能なタスク処理及び復帰すべきタスク処理を判別に基づいて、追避で復帰します。判別上程における判別に基づいて、追避で復帰した。 、追避可能なタスク処理と対応するコンテキストをコレテキスト層記憶手段に追避し、あるいは、コンテキスト用記憶手段に追避し、あるいは、コンテキスト用記憶手段がらコンテキストをレジスタ群に復帰させるための制御を行なう。

【0027】請求項5記載の発明は、請求項4記載のマルチタスク処理制御方法において、並行して処理すべき 全タスク数をL(L;2以上の整数)とし、

の場合には、前記M個のレジスタ群のうちのL個のレジ スタ群に全タスク処理に対応するコンテキストを格納す る格納工程を備えて構成する。 【0028】請求項5記載の発明によれば、請求項4記 載の発明の作用に加えて、格納工程は、

 $L \leq M$ の場合には、M個のレジスタ群のうちのL個のレジスタ 群に全タスク処理に対応するコンテキストを格納する。 【0029】請求項6記載の発明は、各々がコンテキス トを格納するM個(M:2以上の整数)のレジスタ群 と、タスク処理を行なうべく前記M個のレジスタ群に接 続された内部バスと、前記内部バスに接続され前記内部 バスと外部の外部バスとの間のインターフェース動作を 行うバス制御回路と、前記内部バスとは別個に設けら れ、かつ、前記M個のレジスタ群と前記コンテキスト用 記憶手段との間に設けられて前記コンテキストの迅避/ 復帰を行なうための退避/復帰用内部バスと、を有し、 選択したいずれか一のレジスタ群に格納されている前記 コンテキストに基づいて複数の前記タスク処理を順次行 なうとともに、前記外部バスを介して外部とデータのや りとりを行うマルチタスク処理装置にマルチタスク処理 を行わせるための制御プログラムを記憶した制御プログ ラム記憶媒体であって、現在実行中のタスク処理と並行 して前記現在実行中のタスク処理を除く各タスク処理の 優先順位及び処理状態に基づいて次に迅避可能なタスク 処理及び復帰すべきタスク処理を判別させ、前記判別に 基づいて、前記退避/復帰用内部バスを介して、前記退 避可能なタスク処理に対応するコンテキストを前記コン テキスト用記憶手段に退避し、あるいは、前記コンテキ スト用記憶手段から前記コンテキストを前記レジスタ群 に復帰させるための制御を行なう、制御プログラムを記 憶する。

【0030】請求項6記載の発明によれば、マルチタス ク処理装置は、精御プログラルに基づいて、現在実行中 めタスク処理と並行して前記現在実行中のタスク処理を 除く各タスク処理の個先頭位及び処理状態に基づいて次 過避可能なタスク処理及び破骨でやきタスク処理を判 別させ、前記判断に基づいて、前記逃避一(水厨用の 大を介して、前記逃避可能なタスク処理に対応するコン テキストを前記コンテキスト用記憶手段に逃避し、ある いは、前記コンテキスト用記憶手段に逃避し、ある いは、前記コンテキスト用記憶手段から前記コンテキス を前記コンジスタ群に復帰させるための削減を行なう。 【0031】請求項7記載の発明は、請求項6記載の発 明において、並行して処理すべき全タスク数をL(L; 足以上の整めとし、

の場合には、前記M個のレジスタ群のうちのL個のレジ スタ群に全タスク処理に対応するコンテキストを格納す る、制御プログラムを記憶する。

【0032】請求項7記載の発明によれば、請求項6記載の発明において、マルチタスク処理装置は、制御プログラムに基づいて、

50 L ≦M

L≦M

9

の場合には、前記M個のレジスタ群のうちのL個のレジ スタ群に全タスク処理に対応するコンテキストを格納す る。

### [0033]

【発明の実施の形態】次に図面を参照して本発明の好適 な実施形態を説明する。図1にマルチタスク処理装置の 実施形態としてのマイクロプロセッサの概要構成プロッ クロネーサ

【0034】マイクロプロセッサ30は、次別すると、 後述のM層のレジスタフィイル(レジスタ群)24-1~ 10 24-14を有し、退避/復帰処理を行なうレジスタ国路1 0と、レジスタファイル24-1~24-1の内容に基づい て各種演算を行なう演算回路26と、後述のレジスタファイル24-1~24-1を開始第26を接近する内部パス(内部アドレスパス及び内部データパス)17と、内部パス17及び後述の外部ペス13を制御するためのパス制御回路26と、金備之不構成されている。

【0035】レジスタ回路10は、内部バス17とは別僧に設けられ、後途のレジスタファイル24-1~24-1 と接続されている迅速/復帰用内部バス11と、演算回 20路26の処理状態に応じてコンテキストの迅速/復帰を開御すべくタスタの処理に用いるレジスタファイルを選択するための明明6750を出力する迅速/復帰制脚回路12と、迅速/復帰用内部バス11を介し工通量したコンテキストを格納するためのコンテキストを格納するM個(M;2以上の整数)のレジスタファイル(レジスタ群)24-1-24-1人と・奄倒てイ構成されている。

【0036】バス制御回路22には、各種データを記憶する外部メモリとしてのデータ用メモリ20が接続される0 大外部バス13が接続されている。 追避/復帰制御回路12は、複数のレジスタファイル24-1-24-出にいずれのタスタに対応するコンテキストが格納されているかを判別するレジスタファイル連択回路12Aを備えて構成されている。

[0037] 次に概要動件を説明する。この場合において、マルチタスク制御用のプログラムは、図示しないR の州等の不課発性メモリに書き込まれ、あるいは、外部バスを介して外部の記憶線体 (フレキンブルディスク、ハードディスク、光ディスタ、半導体メモリ等) から供給され、または、外部から通信により受信することにより図示しないR AMに格納されてマイクロプロセッサにより処理されるものとする。

処理すべきタスク数Nがレジスタファイル数M以下の場合(N≦M)

この場合には、各タスクのコンテキストはいずれかのレ ジスタファイル24-1~24-Mに格納されることとな る。

【0038】従って、タスク切換えが発生した場合に は、レジスタファイル選択回路12Aは、切換え先のタ 50 スクに対応するレジスタファイルを複数のレジスタファ イル2 4 -1  $\sim$  2 -1 +1 0 +

10

【0039】これによりそれ以降は、当該アクティブにされたレジスタファイル24下のアアウモス可能となり、このレジスタファイル24下のアウモス可能となる。従って、処理すべきタスク数Nがレジスタファイル4機以下の場合には、レジスタファイル24一次24世に格納しきれないコンテキストが発生することはなく、過避イ飯原用内部バス11を介してコンテキストが果生することはなく、過避イ飯原用内部バス11を介してコンテキストが果生することができないので、高速にタスク切換えを行なうことができ、マイクロプロセッサ30全体のパフォーマンスを向上させることができるのである。

# 2) 処理すべきタスク数Nがレジスタファイル数Mより多い場合(N>M)

この場合には、N個のタスクのコンテキストのうち、M 個のタスクに対応するコンテキストはいずれかのレジス タファイル 2 4-1~ 2 4-3に格納されているとともに、 (N-M) 個のコンテキストはコンテキスト用メモリ 1 4に格納されていることとなる。

#### i) 退避/復帰処理を行なわない場合の制御

そこで、タスタ切換えが発生した場合には、レジスタファイル選択回路 12 Aは、内部バス17、バス制御回路 22、外部バス13及びデータ用メモリ20を用いて更在行なわれている演算回路26のタスクの処理と並行して、切換え先のタスタに対応するコンテキストがレジス ファイル24-1~24-Mのいずれかに存在するか否かを判別する。

【0040】このレジスタファイル選択回路12Aの判別に基づいて逃避/復帰刺師回路12は、いずれかのレジスタファイル241~241~241には高級競奏をのタスクに対応するコンテキストが存在する場合には、対応するレジスタファイル24-1(X=1~M)のみをアクティブにするための刺繍信合SGC を出力する。

【0041】これによりそれ以降は、当該アクティブに されたレジスタファイル24-Xのみがアクセス可能とな り、このレジスタファイル24-Xに格納されているコン テキストに基づいて演算回路26はタスクの処理を行な うこととなる。

#### ii) 退避/復帰処理を行なう場合の制御

一方、いずれのレジスタファイル24-1〜24-以にも当 該切換え先のタスクに対応するコンテキストが存在しな い場合には、レジスタファイル選択回路12-4は、タス クの優先度等に基づいてコンテキスト用メモリ14に退 避すべきコンテキストが絡納されているレジスタファイ ル24-Y(V=1〜M)を判別する。

【0042】これにより退避/復帰制御回路12は、制

(7)

御信号SC により、レジスタファイル2 4 - Yic 格納されているコンテキストを迅速 (復帰用内部バス11を介してコンテキスト用メモリ14に追避する。レジスタファイル24-Yic 格納されているコンテキストのコンテキスト用メモリ14への迅速が終了すると、迅速 (復帰制四間 12は、再び制御信号SC により、レジスタファイル24-Yic 復帰させるベきコンテキストを退避/復帰村内部バス11を介してレジスタファイル24-Yic 格納する。

11

【0043】そして、迅速/復帰制御回路12は、コン 10 テキストのレジスタファイル24~Yへの復帰が完了する と、レジスタファイル24~Yをフラティブにするための 制御信号5Cを出力する。これによりそれ以降は、当該 アクティブにされたレジスタファイル24~Yに 待ることが可能となり、このレジスタファイル24~Yに 格柄されているコンテキストに基づいて演算回路26は 対応するタスの処理を行なこととなる。

【0044】以上の迅避/復帰処理は、内部バス17、 バス制御回路22、外部バス13及びデータ用メモリ2 のを用いて現在行なわれている演算回路26のタスクの20 処理と並行して行なうことができるので、現在実行中の タスクの処理を中断する必要がなく、レジスタファイル の切換期間のオーバーヘッドを削減することが可能とな る。従って、マイクロプロセッサ全体のパフォーマンス を向上させることができる。

【0045】以上の説明のように、 処理すべきタスク数 Nがレジスタファイル数Mより多い場合にも、見掛け 上、全てのコンテキストをレジスタファイルに格納した 場合と同等の処理を行なうことができ、復帰/退避処理 のために現在実行中のタスクの処理が影響を受けないよ 30 うに余裕を見込んだ数のレジスタファイルを用意してお けばよいので、タスク切替に伴うオーバーヘッドを削減 するために最低限必要なレジスタファイル数は少なくて すむので、簡易な構成を達成できるにもかかわらずマイ クロプロセッサ全体のパフォーマンスを向上できる。 【0046】次に図2乃至図10を参照してより具体的 な動作を説明する。以下においては、説明の簡略化のた め、レジスタファイル数M=2の場合について説明す る。この場合において、処理すべきタスクは、図2に示 すように、第1タスクT1、第2タスクT2、第3タス クT3、第4タスクT4 の4個あり、タスクの優先度 は、数字が小さいほど優先度が高く、第1タスクT1 の 優先度=1 (最も優先度が高い)、第2タスクT2 の優 先度=2、第3タスクT3 の優先度=3、第4タスクの 優先度=4 (最も優先度が低い) であるとする。さら に、タスクの状態としては、図2、図4 (a) あるいは 図5 (a) に示すように、タスクを実行中である実行状 態(図中、「RUN」と示す。)、直ちにタスクの実行 に移行できる実行可能状態(図中、「READY」と示 す。)、キー入力待ち等の待機状態(図中、「WAI

T」と示す。) の3状態があるものとする。また、これ らのタスクの状態に関する情報(例えば、図2参照) は、退避/復帰制御回路12が保有している。

【0047】また、図2乃至図10においては、図示の 簡略化のため、第19スクT1をタスクT1、第29ス クT2をタスクT2、第39スクT3をタスクT3、第 49スクT4をタスクT4と表している。また、図4乃 至図10においては、図示の簡略化のため、バス制御回 路228万769847、317は18年を名略1下いた。

【0048】初期状態においては、図2及び図4 (a) に示すように、第1タスクT1 は実行状態(=「RU N」)、第2タスタ72、第3タスタ73 及び第4タス クT4は実行可能状態(=「READY」)にあるもの とする。この段階では、演算回路26は、第1レジスタ フィイル24-1に格前されている第1タスクT1 のコン テネストに基づいて第1タスタ71 の処理を行なってい る。この第1タスタ71 の処理の結果については、内部 バス17、バス制御回路22 及び外部バス13を介して データ用メモリ20に格納される。

【0049】 そして、第2レジスタファイル24-2に は、優先度=2の第2タスクア2のコンテキストが格納 されている。さらにコンテキスト用メモリ1 4には、優 先度=3のタスク、すなわち、第3タスクT3のコンテ キスト及び現時点において優先度の最も低い第4タスク T4のコンテキストが格納されている。

【0050】そして、第1タスクT1 の処理の途中でキーボードを介したデータ入力待ち状態等が発生すると、図5 (a) に示すように、第1タスクT1 は特機状態

(=「WAIT」)となり、演算回路26は、第2レジスタファイル24-2に格納されている第2ダスクT2の コンテキストを用いて、第2ダスクT2を実行状態(=「RUN」)とする。

【0051】 この第2タスクT2 の実行と並行して、造 連 (復帰制御回路12のレジスタファイル選択回路12 Aは、関5 (a) に示したをタスクの優先度及び状態に基づいて判別を行ない、待機状態(=「WAIT」)にある第1レジスタファイル24-1に格納されている第1タスクT1のコンテキストをコンテキスト組ノモリ14に連載すべき旨の判別を行なう。

【0052】このレジスタファイル適採回路12Aの判 別に基づいて、図3のフローチャートに示すように、退 適~復帰謝柳回路12は、割削信号SCにより第1レジ スタファイル24-1から退進/復帰用内部バス11を介 して、コンデキスト服オモリ14に第1タスクで1のコ ンテキストを退棄する(ステップS1)。

【0053】図6に第1クスクT1のコンテキストをコンテキスト用メモリ14に退避後の状態を示す。そして、この第1クスクT1のコンテキストの逃避処理と並行して演算回路26は、第2レジスクファイル24-2に50格納されている第2クスクT2のコンテキストに基づい

て第2タスクT2 の処理を行なうこととなる(ステップ S3)、

【0054】さらに退産/復帰制郷回路12は、コンテ キスト用メモリ14にコンテキストが格納されているタ スクのうち、実行可能状態(=「READY」)にあ り、かつ、最も優先度の高いウスクロンテキスト(図 5 (a) 参照)、すなわち、この場合において説制御信 号SCにより第3タスクT3のコンテキストを退産/復 帰用内部パス11を介して第1レジスタファイル24コ に復帰する(ステップS2)

[0055] 図7に第3タスタT3のコンテキストを第 1レジスタファイル24-1に復帰後の状態を示す。そん 、第2タスタT2の処理の途中でキーボードを介した データ入力待ち状態等が発生すると、図8(a)に示す ように、第2タスタT2 は神様状態(= 「WAIT」) なわり、高美回路26は、第1レジスタファイル24-1 に格納されている第3タスクT3のコンテキストを用 いて、第3タスクT3を実行状態(= 「RUN」)とす る。

[0056] この第3タスタ T3 の実行と並行して、退 20 返少 後帰物側回路 1 2 のレジスタファイル選択回路 2 私は、図8 (a) に示したをタスタの優先度及び状態に基づいて判別を行ない、符機状態 (= 「WAIT」) にある第2レジスタファイル2 4-2 に格納されている第2タスクT2 のコンテキストをコンテキスト周メモリ14に退避すべき首の判別を行なう。

[0057] このレジスタファイル選択回路12Aの判別に基づいて、図3のフローチャートに示した処理と同様に、逃避(復帰制抑回路12は、制御信号SCにより第2レジスタファイル24-2から逃避/復帰用内部ペ 30 ス11を介して、コンテキスト用メモリ14に第2タスクT2のコンテキストを迅速する(図3のステップS1に相当)

【0068】図9に第2タスクT2のコンテキストをコンテキストトオンテキスト用メモリ14に退避後の状態を示す。そして、この第2タスクT2のコンテキストの退避処理と並行して演算回路26は、第1レジスタファイル24-1に格納されている第3タスクT3のコンテキストに基づいて第3タスクT3の処理を行なうこととなる(図3のステップS3相当)。

【0059】さらに退産/ 復局制御回路12は、図10 に示すように、コンテキスト用メモリ14にコンテキストが格納されているタスクのうち、実行可能状態 (=「READY」) にあり、かつ、最も優先度の高いケスクのコンテキスト (図8 (a) 参照)、すなわち、この場合においては第4タスクT4のコンテキストを退避/ 優帰内略がベス11を介して第2レジスタファイル24-2に復帰する(図3のステップ52相当)。

【0060】そして、以下、同様にしてコンテキストの 退避/復帰及びレジスタ切換えを行なってマルチタスク 50 処理を実行する。以上の説明のように、木実施形能によれば、演算回路26におけるタスクの実行を小断することなく、才なわち、演算回路60におけるタスクのまからと並行してコンテキストの逃避/復帰処理を行なうことができ、タスタ切縁に伴う逃避/復帰処理のためのオーバーヘッドを削減し、マイクロプロセッサ全体のパフォーマンスを向したせることができるのである。

14

【0061】さらにコンテキスト用メモリを外部バスと 比較してより高速処理が可能と内部バス (=追避/後帰 10 用内部バス) に接続しているため、コンテキスト用メモ リを追避/復帰用バス制御回路及び退進/復帰用の外部 バスを介してマイクロプロセッサの外部に接続する場合 と比較して回路構成を衝路化でることができ、クスク切 替時間の短縮化が図れる。

【0062】また、マイクロプロセッサがコンテキスト 用メモリを内蔵しているため、マイクロプロセッサとコ ンテキスト用メモリを接続する必要もなく、接続ミス等 による歌動作が発生することがないため、信頼性を向上 することができる。

0 【0063】 【発明の効果】請求項1記載の発明によれば、マルチタスク処理装置は、コンテキストの退避/復帰処理を行な

う必要がある場合、すなわち、M側のレジスク質に処理 すべきクスクに対応するコンテキストが格納されていた い場合には、迅速/復帰制御手段は、内部パスとは別個 に設けられた迅速/復帰用内部パスを介して、いずれか のレジスク群に格納されているコンテキストをコンテキ スト層記憶手段に選連するとともに、コンテキストを当該 レジスク群に復帰させるので、通常のタスク処理をコン テキストの逃避/復帰と並行して行なうことができ、退 選/復発処理のオーバーへッドを削減して、マルチタス 交換根差壁全体のパフォーマンスを向上できる。

【0064】さらにコンテキスト用メモリを外部バスと 比較してより高速処理が可能な迅速/復帰用り部バスに 接続しているため、コンテキスト用メモリを帰っいスに 接続する場合と比較して回路構成を簡略化することがで き、タスク切替時間の短縮化が図れ、コンテキスト用メ モリを外部に接続する必要もないので接続ミス等による 40 誤動作が発生することがなく信頼性を向上することがで きる。

GO. 100651 請求項2記載の発明によれば、請求項1記 載の発明の効果に加えて、迅速/復帰制御手段は、現在 実行中のタスク処理と避行して現在実行中のタスク処理 を除く各タスク処理の優先期位及び処理状態に基づいて 水に逃避可能なタスク処理及び策局すべきタスク処理に対 応するコンテキストは、いずれかのレジスタ群に格納さ れていることとなり、直ちにレジスタ群に格納さ れていることとなり、直ちにレジスタ群の関奏行な 、 切換のオーバーペッドを上り転換することが可能と 15

なる。 【0066】請求項3記載の発明によれば、請求項1又 は請求項2記載の発明の効果に加えて、並行して処理す ベき全タスク数を1、(1...2以上の整数)とし、

#### L≦M

の場合には、全タスク処理に対応するコンテキストをM 個のレジスク群のうちのL側のレジスク群に格納するの で、タスク切象に伴うコンテキストの退産、復婚処理が 生じることがなく高速に処理を行なうことができ、マル チタスク処理装置のパフォーマンスを低下させることが 10 ない。

【0067】請求項4記載の発明によれば、判別工程は、現在案行中のタス処理と並行して現在実行中のタスク処理と並行して現在実行中のタスク処理を必要ないで、場合を対している。 1 別工程は、判別工程は、判別工程は、判別工程における判別に基づ、人内部バタとは別個に設けられてコンテキストの逃避/復帰を行なうための逃避/復帰用内部バスを介して、逃避可能なタスク処理にお避し、あるいりは、コンテキスト用記憶手段からコンテキストをレジスク群に、復帰させるための制御を行なうので、通常のスク処理は内部バスを介して行ない。 追避/復帰を関は並行しても必要には後期になった。 1 過避/復帰を関は並行しても適應/復帰用バスを介して行ない。 追避/復帰を関は並行して過避/復帰の規則は並行して、可ルチタスク処理と体のパフォーマンスを同してきる。

【0068】請求項5記載の発明によれば、請求項4記 載の発明の作用に加えて、格納工程は、

#### L≦M

の場合には、M類のレジスタ群のうちの上傷のレジスタ 30 群に全タスク処理に対応するコンテキストを格納するの で、タスタ切換に伴うコンテキストの追避。復帰処理が 生じることがなく高速に処理を行なうことができ、マル チタスク処理におけるパフォーマンスを低下させること がない。

【0069】請求項6記載の発明によれば、マルチタスク処理装置は、制御プログラムに基づいて、現在実行中のタスク処理を합行して前記現在実行中のタスク処理を除く各タスク処理を開催を表すので、前記地差の表す。 前記判別に基づいて、前記地差の機能があるコンテキストを削記コンテキストを削記コンテキストを削記コンテキストを動記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記コンテキストを前記センスク群に復帰させるための制御を行なうの

で、通常のタスク処理は内部バスを介して行ない、退避 / 復帰処理は並行して退避/復帰用バスを介して行なう ことにより退避/復帰処理のオーバーヘッドを削減し て、マルチタスク処理全体のパフォーマンスを向上でき

【0070】請求項7記載の発明によれば、請求項6記載の発明において、マルチタスク処理装置は、制御プログラムに基づいて、

#### L≤M

の場合には、前記M側のレジスタ群のうちのL個のレジ スタ群に全タスク処理に対応するコンテキストを格納す るので、タスク処理に存ってテキストの連定 復帰処 理が生じることがなく高速に処理を行なうことができ、 マルチタスク処理におけるパフォーマンスを低下させる ことがない。

#### 【図面の簡単な説明】

【図1】実施形態のマルチタスク処理装置の概要構成ブロック図である。

【図2】タスク処理の優先度及び状態の例を説明する図 である。

【図3】実施形態の動作処理フローチャートである。

【図4】実施形態の動作説明図(その1) である。

【図5】実施形態の動作説明図(その2)である。 【図6】実施形態の動作説明図(その3)である。

【図7】実施形態の動作説明図(その4)である。

【四十】 天地が虚り別下記の四(てりょ) てめな


【図8】実施形態の動作説明図(その5)である。

【図9】実施形態の動作説明図 (その6) である。 【図10】実施形態の動作説明図 (その7) である。

【図11】従来のマルチタスク処理装置の概要構成ブロ


#### ック図である。 【符号の説明】

- 10 レジスタ回路
- 11 退避/復帰用内部バス
- 12 退避/復帰制御回路
- 12A レジスタファイル選択回路
- 13 外部パス
- 14 コンテキスト用メモリ
- 15 退避/復帰用データバス
- 16 退避/復帰用アドレスバス
- 17 内部バス
- 20 データ用メモリ
- 22 バス制御回路
- 24-1~24-1 レジスタファイル (レジスタ群)
- 26 演算回路
- 30 マイクロプロセッサ




73


【図5】




[図6]



[図11]



【図7】




(a) (b) 優先度 # 5 タスクT1 WAIT クスクT2 2 WAIT タスクT8 3 RUN タスクT4 READY (タスクT1のコンテキスト) (タスクT 8使用) (タスクT 8使用) (タスクT 2使用) (タスクT 4のコンテキスト) 24-1-


は変更された箇所を示す

[図8]

[図9]



【図10】



#### フロントページの続き

(72) 発明者 塩見 彰睦 静岡県浜松市半田町3776 医大宿舎Kー 544

(72) 発明者 仲野 巧 要知県宝飯郡音羽町長沢八王子49

(72) 発明者 板橋 光義 静岡県裾野市御宿1500 矢崎総業株式会社 内

(72)発明者 記錄 真史 静岡県裾野市御宿1500 矢崎総業株式会社 内